FPGA 軍用、航太與政府設計
Direct RF Design 範例
檢視功能影片或閱讀解決方案簡介。
Intel® Direct RF 系列 FPGA 設計影片的敏捷與寬頻功能
ADC/DAC Cockpit 設計範例影片
寬頻通道分離器設計範例影片
時間延遲 Beamformer 設計範例影片
解決方案簡介 |
說明 |
功能 |
實際應用 |
|---|---|---|---|
為了説明新使用者快速理解 Direct RF FPGA功能並允許開箱即用的評估功能，Altera開發了一個模數轉換器（ADC）或數模轉換器（DAC）駕駛艙設計範例。此設計具有圖形使用者介面 （GUI），用於探索和配置具有各種設置的類比晶元塊。其中包括配置上/下轉換器的抽取或插值模式、當然中心頻率和微調器、設置環回模式、採樣率等。 |
取樣率高達 64 GSPS NCO 配置 抽取/插值模式設定 ADC 波形檢視器 DAC 波形產生器 多埠同步 RF 效能特性 Stratix® 10 AX FPGA 與 Agilex™ 9 開發工具包 |
ADC/DAC 評估
|
|
| Altera開發了一個寬頻通道分離器的設計範例來展示 Direct RF FPGA功能。此設計採用多相濾波器組，使用面向 DSP 開發人員的 DSP Builder 設計工具開發。模數轉換器（ADC）數據被串流到通道分離器區塊，其中包括一個原型多相濾波器和64個64相FFT區塊。 | 採樣率 64 GSPS 動態頻譜檢視器 頻譜圖檢視器 DSP Builder Stratix® 10 AX FPGA 與 Agilex™ 9 FPGA 開發工具包 |
電子反制 測試與測量設備 通訊系統 |
|
| 時間延遲波束成型器 | 數位時間延遲波束成型器提供任意角度解析度、不同角度的同步波束，且品質不變。 這項設計採用的是使用面向 DSP 開發人員的 DSP Builder 設計工具開發的時間延遲引擎中的超級採樣率分數延遲再取樣器濾波器。有四個時間延遲引擎實例支援四個同步波束，每個波束都是獨立且個別控制。 |
採樣率 64 GSPS 8 RX 元件陣列 14 個 1.6GHz 頻寬的波束 部分延遲濾波器 RX 相位陣列同步 DSP Builder |
主動式電子掃描陣列（AESA） 雷達和聲納 寬頻通訊 電波望遠鏡 |
| 多裝置同步 | 為了展示 Direct RF FPGA 同步功能，Altera 開發了一個多裝置同步設計範例。此設計通過使用 JESD204C subclass1 協定、延遲對齊以及本地和遠端設備中不同埠之間的相位對齊，演示了兩個模數轉換器 （ADC） 或數位模擬轉換器 （DAC） 節點之間的確定性延遲連結。 | 取樣率 51.2 GSPS RX 與 TX 相位陣列同步 確定性 FPGA 互連 |
主動式電子掃描陣列（AESA） 雷達和聲納 電子反制措施 |
| 寬頻與敏捷功能 | 寬頻和敏捷功能設計範例展示了 Direct RF FPGA中的跳頻功能，以及此功能與寬頻監控相結合如何為某些應用帶來顯著優勢。 | 取樣率支援 64 GSPS 寬頻主要接收器：32GHz IBW 次要窄帶：4GHz IBW 敏捷跳頻 敏捷 ADC 校正流量 執行時延遲測量 訊號檢視器 Stratix® 10 AX FPGA 與 Agilex™ 9 FPGA 開發工具包 |
雷達系統 電子戰（EW）系統 通訊系統 |
| 波形分類 | FPGA AI Suite 可用於FPGA處理即時模擬訊號流。Altera開發了一個波形分類範例，該示例使用經過專門訓練的神經網路對RF信號調製類型進行分類。類比數據的訊號使用類比/數位整合轉換器取樣，經過數位訊號預處理，然後饋入 AI Suite IP FPGA，執行神經網路推斷。 | 1x RX 通道，Stratix x32模式，48 GSPS 使用 SoC FPGA 與 FPGA AI 套件 IP 的嵌入式應用 使用具有 AI 套件 IP 和OpenVINO FPGA卷積神經網路對即時射頻信號進行分類 使用成簇資料增強進行串流預處理 具有 7 個波形類別的 EagleNet 數據集：AM、FM、CW、OFDM、QPSK、Ramp、背景雜訊 Stratix® 10 AX FPGA開發工具包 |
雷達與電子反制措施 通訊系統 |
| MVDR 可適性波束成像器 | 在此設計示例中，實現了MVDR演算法。MVDR 自適應波束成形使用樣本矩陣反演 （SMI） 方法，該方法直接從觀測結果確定天線陣列權重。自適應解決方案是使用浮點數學中在FPGA上實現的QR分解線性求解器找到的。使用一系列整合的類比/數位轉換器對實時數據進行採樣，並使用使用 DPC++ 語言開發的 IP 進行處理。 | MVDR 可適性波束形成器 支援八個元素的陣列 SYCL HLS 流程 Stratix® 10 AX FPGA開發工具包 |
雷達與電子反制措施 通訊系統 |
焦點內容
應用程式設計範例
以下設計範例包含高度參數化的設計，其中模擬或硬體內實現與Altera FPGA開發板配合使用。
技術資料 |
說明 |
功能 |
實際應用 |
|---|---|---|---|
船用雷達的設計範例顯示了在 Agilex™ 5 FPGA上實現複雜的數位訊號處理管道。執行使用 DSP Builder 工具完成，該工具可加速設計人員的生產力，並在FPGA上提供一流的 DSP 效能。 |
X 波段載波頻率：9,410 MHz 在 MATLAB* 安裝文本中配置的範圍、脈衝寬度、頻寬和脈衝重複頻率 TX/RX 波束成形，光束掃描範圍為 -60° 至 60° 用於FPGA程式設計、參數配置和雷達方向圖顯示的MATLAB主機 GUI 使用 MATLAB 相控陣系統工具箱和雷達工具箱進行雷達信號模擬 Agilex™ 5 FPGA E 系列 065B 高階開發工具組 |
雷達與電子反制措施 氣象雷達 遙感和測繪 |
|
此設計範例展示了合成濾波器組（亦稱為逆通道分離器）的高效實作。其中顯示了 DSP Builder 中一個可參數化的實作，可以根據終端使用者應用進行調整。濾波器組的操作顯示於認知無線電應用程式，其中需完美重建訊號。 |
取樣率：4 GSPS 調變：QPSK / 16QAM / 64QAM 符號率：0.125 / 0.25 / 0.5 / 1.0 / 2.0 / 4.0 GSPS（滾降係數：0.15 / 0.25 / 0.5） 通道號：64 / 128 / 256 可在運行時重新配置 認知無線電應用程式的頻率處理 訊號檢視器 Agilex™ 7 FPGA開發工具包 |
認知無線電應用程式的頻率處理 音訊和影像處理 雷達 電子戰（EW）系統 |
|
這是寬頻 SSR 過採樣通道分離器的子集。過採樣通道分離器的執行架構，會因輸入樣本率、通道數和樣本重疊數而有很大的差異。在這種架構中，FFT通道的數量很少，重疊樣本的數量少於並行路徑的數量。輸入的重疊發生在平行的路徑上，因此稱為「空間重疊」。 |
高效的平行架構 複數或實數的輸入 運作的時間與樣本率無關 |
電子反制 雷達 通訊系統 |
|
此設計採用多相濾波器組，該組使用面向 DSP 開發人員的 DSP Builder 設計工具開發。來自片上信號發生器的數據被串流到通道分離器區塊，該區塊包括換向器、多相濾波器、圓形移位器和FFT區塊。通道分離器捕獲的輸出會上傳到主機並呈現給觀看者，同時顯示一些關鍵的信號質量指標。 過採樣通道分離器設計包括一個片上信號發生器，它可以為通道分離器系統提供可程式設計激勵，使設計範例無需外部信號發生器和ADC即可運行。 |
取樣率支援：24GSPS 支援 256 個通道 多相訊號處理基礎架構 動態頻譜/頻譜圖檢視 時域波形檢視 RF 效能測量 片上訊號產生器 Agilex™ FPGA 開發工具包 |
雷達和電子反制措施 測試與測量設備 通訊系統 |
|
MVDR 可適性波束形成器範例設計展示了自適應波束成形在FPGAs上的高效實現。自適應波束形成器從所需方向實現最佳信號品質，同時抑制來自不想要方向的干擾。MVDR基於樣本矩陣反演方法，其中波束成形權重是根據對環境的直接觀測計算的。 |
MVDR 演算法 線性相位陣列 陣列大小 8 與 64 多波束的適配 Intel Code Builder for OpenCL™ 應用程式開發介面 （API） （API） Arria® 10 FPGA開發工具包 |
雷達 聲納 電子反制 通訊系統 麥克風陣列 |
|
通道分離器是一種寬頻接收器，可將寬頻寬分割成個別想要的頻帶。由於處理增益，可以在各個子通道中可靠地檢測到低信噪比（SNR）信號。 |
可程式化的超級樣本率與快速傅立葉轉換（FFT）IP 可程式化多相位濾波器-頻帶 IP 針對實數輸入進行 FFT 優化的範例 JESD204B 介面至類比裝置* 3GSPS 14 位元雙通道類比轉數位轉換器（ADC） AD9208 Stratix® 10 FPGA |
寬頻通訊系統 纜線系統 測量設備 |
|
| 雷達波形分類示例設計旨在利用卷積神經網路（CNN）模型識別不同目標的獨特微都卜勒特徵。 | 微都卜勒分類 即時雷達波形辨識 Intel Distribution of OpenVINO™ toolkit Arria® 10 FPGA開發工具包板 |
自動駕駛車 軍方監控雷達 機器人技術 |
|
合成孔徑雷達（SAR）是現代雷達中用於獲取高解析度場景圖像的技術。Altera FPGAs即使在嚴格的SWaP限制下也能實現這項技術。 |
全球反投影成像 高效且可擴充的陣列架構 FPGA 上的浮點 Stratix® 10 FPGA |
合成孔徑雷達（SAR） 合成孔度聲納（SAS） |
|
語意分割運用在多種自導機器人的應用中。這項應用是將影像中的每個像素進行物體類型的分類。此範例呈現的是從俯視圖偵測與分割房屋。 |
迷你 U-Net 型語意分割示範 Arria 10 FPGA開發工具包 SpaceNet 資料 Intel Distribution of OpenVINO 工具套件 |
深度學習 汽車導航 光學監控 衛星影像 |
|
Monobit 數位 RF 記憶體的設計範例展示了如何使用具有集成高速收發器的 FPGAs 作為寬頻前端級。 |
Monobit 接收器/傳送器 12.5 GHz 瞬間頻寬 數位抖動 數位通道分離器 Stratix® 10 FPGA |
電子反制 訊號智慧（COMINT/ELINT） 通訊系統 |
|
基於分區的安全性設計示例演示了一種將安全密鑰分配給FPGA中多個加密部分區域的安全方法。 |
安全的部分重配置（PR） 同步支援單次可程式（OTP）金鑰與電池型金鑰 QCrypt 安全工具 從 EPCQ 快閃進行 PR 配置 Arria® 10 FPGA 與 SoC 開發工具組 |
資料中心/多組織用戶 汽車 安全的通訊商用現成（COTS）板 需要多層安全保護的應用 |
|
這個設計範例演示了脈衝多普勒的處理方式。在典型的雷達應用中，必須計算和識別多普勒頻率。方式是計算通過多個相連的雷達脈衝的 FFT。由於動態記憶體固有的寫/讀模式，彎道轉換操作效率低下。此設計展示了如何緩解由行列轉換造成的輸送量瓶頸。 |
執行高效率的行列轉換 固定點與浮點 脈衝都卜勒的 FFT 範例 |
電子反制 雷達 |
|
此參考設計包括使用多相位方法生成寬頻高斯雜訊信號。後續的訊號處理使您能夠在每個頻帶中，以自定義的振幅填充所需的頻帶。 |
寬頻高斯噪訊來源： 2.5 GHz 數位濾波器組 精細光譜解析度 < 2.5 MHz 動態頻段與振幅控制 FPGA 浮點處理 Arria® 10 FPGA AD9162 - 搭載 JESD204B 介面的 5GSPS 數位轉類比轉換器（DAC） |
電子反制 雷達 通訊系統 硬體加速模擬 |
|
該 FFT 波束成形示範可針對空間過濾同時產生多組波束。這意味著更優異的效能，這是即時系統的重要條件。 |
可程式化超級樣本率 FFT IP FFT 波束成形目標線性陣列 FFT 波束成形目標平面陣列 |
雷達 放射學 無線電天文學 |
|
QR 分解工具的設計範例是用來解不同大小的矩陣、並且可以參數化的作法。QR 型的演算法具有良好的數值穩定性，可以解出矩形、超定的算式系統。這個演算法，是首先強調 FPGA 上浮點 IP 的可行性與效能的複雜浮點參考設計之一。 |
線性方程式系統計算器 可參數化與可擴充的 IP 加速輸送 優異的電池續航力 浮點 |
雷達與聲納 STAP 演算法 可適性波束成像器 科學運算 可適性濾波 |
|
擴展卡爾曼濾波器（EKF）在Cyclone® V SoC FPGA上實現。它有效利用混合架構，其中部分的演算法卸載到 FPGA 結構以提高整體系統的效能，同時卸載 Arm* 的處理器。 |
矩陣共同處理器 IP CPU 系統效能加倍 使用輕巧的 FPGA Cyclone® V SoC FPGA |
雷達與聲納 導引與導航 慣性導航感應器 感測融合 馬達控制 |
|
Cholesky 分解線性解工具的設計範例是一種可參數化的做法，可用來為不同大小的矩陣求解。Cholesky 型演算法可以比其它諸如 QR 等演算法，更有效率的解出平方方程式的私有解。 這個演算法，是首先強調 FPGA 上浮點 IP 的可行性與效能的複雜浮點設計範例之一。 |
線性方程式系統計算器 可參數化與可擴充的 IP 加速輸送 優異的電池續航力 浮點 |
雷達與聲納 STAP 演算法 可適性波束成像器 科學運算 可適性濾波 |
|
時間延遲數位波束成像的設計範例是在 Stratix® V DSP 開發工具包中實現的。實時延遲是透過分數延遲濾波、並帶有任意細緻解析度下而達成。這個設計範例的內容包括一個簡單而完整的脈衝雷達系統的傳送與接收，該系統具有 32 相位陣列的元件。 |
寬頻波束成形 任意指示角 可擴充設計 |
主動式電子掃描陣列（AESA） 雷達、聲納 相位陣列無線電望遠鏡 電子反制 |
|
在典型的脈衝雷達中，脈衝壓縮將接收到的信號與已知波形相關聯，以提高距離解析度和 SNR。這項設計範例顯示了採用重疊保留法的脈衝壓縮。 |
脈衝雷達範圍的解析度提高 提高SNR偵測 FFT 型快速卷積 |
電子反制 雷達 |
影片檔案
SpaceNet* 語意分割
衛星影像分割，用於對影像中每個像素進行物體類型的分類。此範例顯示在 Intel® FPGA 從俯視圖像中探測與分割房屋的實作。
模型式設計
DSP Builder for Intel® FPGA 是模型式工具，將 DSP 處理模組與 IP 綜合至 FPGA。此影片顯示典型的 DSP 設計流程，以及 DSP Builder 型流量如何為系統設計師提升大幅度的生產力。
雷達波形分類
防禦應用程式的常見任務之一是提取參數和分類波形。在這段影片中，我們將展示如何使用 Intel® FPGA 在雷達上利用微都卜勒訊號回流來執行物件分類。