JESD204 FPGA IP
JEDEC委員會創建了JESD204數據轉換器串行介面標準，以標準化和減少高速數據轉換器與其他設備（如FPGAs）之間的數據輸入/輸出數量。該協定具有許多優點，例如簡化佈局、傾斜管理和確定性延遲。
預先驗證並符合 JEDEC 標準
Altera提供預先驗證的JESD204C和JESD204B IP，與從頭開始開發IP相比，可為設計人員節省大量開發時間。
IP 符合 JEDEC 規範，這對於確保高速數據應用程式的互作性和可靠性至關重要。
| IP 通訊協定 | Agilex ™ 7 FPGA（E-Tile） | Agilex ™ 7 FPGA（F-Tile） Agilex™ 9 FPGA（F-Tile） |
|---|---|---|
| JESD204C | AN 960：與ADI AD9081 MxFE* ADC的互作性報告 | AN 876：與ADI AD9081 Mx FE* ADC的互作性報告 |
AN 976：與ADI AD9081 MxFE* DAC的互作性報告
|
| IP 通訊協定 | Agilex ™ 7 FPGA（E-Tile） | Agilex ™ 7 FPGA（F-Tile） Agilex™ 9 FPGA（F-Tile） |
Agilex™ 5 FPGA （GTS） |
|---|---|---|---|
| JESD204C | E-Tile JESD204C FPGA IP 使用者 指南 | F-Tile JESD204C FPGA IP 使用者指南 | GTS JESD204C FPGA IP 使用者指南 |
| E-Tile JESD204C Agilex 7 設計範例使用者指南 | F-Tile JESD204C FPGA IP 設計範例使用者指南 | GTS JESD204C FPGA IP 設計範例使用者指南 | |
| E-Tile JESD204C FPGA IP 版本資訊 | F-Tile JESD204C FPGA IP 版本資訊 | GTS JESD204C FPGA IP 版本資訊 | |
| 流行性乙型腦炎SD204B | E-Tile JESD204B FPGA IP 使用者指南 | F-Tile JESD204B FPGA IP 使用者指南 | |
| E-Tile JESD204B Agilex 7 設計範例使用者指南 | F-Tile JESD204B FPGA IP 設計範例使用者指南 | ||
| E-Tile JESD204B FPGA IP 版本資訊 | F-Tile JESD204B FPGA IP 版本資訊 |
JESD204 IP 整合檔
相關連結
- 無線通訊
- 空中交通管制
- 廣播
- 測試與測量設備
- 醫療造影
- 裝置同步
其他資源
尋找 IP
尋找符合您需求的 Altera® FPGA 智慧財產權核心。
技術支援
如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。
IP 評估與購買
Altera® FPGA 智慧財產核心的評估模式與購買資訊。
IP 基礎工具組
免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。
設計範例
下載 Altera® FPGA 裝置的設計範例與參考設計。
聯絡業務人員
為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。