Scalable Switch Intel® FPGA IP for PCI Express
適用於PCI Express的可擴充交換器Intel® FPGA IP是一種完全可配置的交換機，實現一個完全可配置的上行埠和最多64個下行埠的連接。
Scalable Switch Intel® FPGA IP for PCI Express
功能
交換器上行/下行埠
- 組態
• PCIe 3.0 x4/x8/x16
• PCIe 4.0 x4/x8/x16
• PCIe 5.0 x4/x8/x16
- 上行埠 1 PF / 每個下行埠 1 PF
- 單一上行埠
- 多達 96 個下游嵌入式端點（E-EP）
- 多達 32 個下游離散端點 （D-EP）
交換器下行連接埠
- 靜態裝置編號配置
• 支援離散埠的替代路由ID （ARI） 轉發
- 訊息訊號中斷（MSI）
- 訪問控制服務 （ACS） 能力
• 僅功能（無控制功能）
- 支援熱插拔功能
嵌入式端點
- 最多 96 個嵌入式端點裝置（每個交換機下行埠後方有一個嵌入式端點）
- 所有嵌入式端點最多96個 PF
- 所有嵌入式端點上多達 2048 個 VF
- MSI/MSI-X 中斷
- 彈性 PF 配置，即可隨時更新配置空間的能力
- ACS 能力
• 僅功能（無控制功能）
- 功能層級重設（FLR）
- 進階錯誤報告 （AER）
- 單根 I/O 虛擬化（SR-IOV）
- 備用路由 ID（ARI）
- VirtIO 能力
• 僅能力
• 無 VirtIO PCI 配置存取功能
- 位址轉換服務 （ATS）
- TLP 處理提示（TPH）
IP
- Agilex™ 7 FPGA 與 SoC 以及 P-Tile 型裝置的支援：Stratix® 10 DX FPGA 與 SoC
- 最佳化閘道數
- 具有獨立標頭、資料和前綴的使用者封包介面
- 使用者封包介面在任何給定週期為所有配置提供一個 TLP
- 最多 512 個未完成的非發布式請求（僅限 x16 核心）
- 最多 256 個未完成的非發布式請求（x8 與 x4 核心）
- 取決於裝置的 PLD 頻率 （coreclkout_hip） 最大頻率
• Agilex™ 7 裝置為 500 MHz，Stratix® 10 DX 裝置為 400 MHz
其他資源
尋找 IP
尋找符合您需求的 Altera® FPGA 智慧財產權核心。
技術支援
如需此 IP 核心的技術支持，請訪問 支持資源 或 Intel® 高級支援。您也可以在 「知識中心 與 社群」中搜尋此功能的相關主題。
IP 評估與購買
Altera® FPGA 智慧財產核心的評估模式與購買資訊。
IP 基礎工具組
免費的 Altera® FPGA IP 核心授權，以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。
設計範例
下載 Altera® FPGA 裝置的設計範例與參考設計。
聯絡業務人員
為了滿足您 Altera® FPGA 產品設計與加速的需求，請與銷售人員聯絡。