文章 ID: 000077058 內容類型: 產品資訊與文件 最近查看日期: 2014 年 12 月 03 日

如何重新校準 V Stratix和 Arria V GZ 裝置 ATX PLL?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    Stratix® V 和 Arria® V GZ 裝置 ATX PLL 的重新校準取決於 Quartus® II 軟體版本與 ATX PLL 鎖定狀態。

    Quartus II 軟體版本 13.1.1 和更早版本
    ATX Tuning Register 位址偏移0x0可在 Quartus II 軟體版本 13.1.1 和更新版本中使用。寫入 ATX Tuning Register 位址偏移0x0將觸發手動重新校準,但如果 ATX PLL 已顯示已鎖定狀態,則校準程式不會打擾它。

    若要重新校準 Quartus II 軟體版本 13.1.1 和更早版本中的 ATX PLL,您可以使用以下方法。

    Quartus II 軟體版本 13.1.1 和更早版本,ATX PLL 已經鎖定。

    1. 寫入以解決「ATX 調校收款器」的偏移0x0偏移。

    Quartus II 軟體版本 13.1.1 和更早版本,ATX PLL 已不鎖頻。

    1. 將完整的 ATX PLL MIF 檔案寫入 ATX PLL。
    2. 寫入以解決「ATX 調校收款器」的偏移0x0。

    Quartus II 軟體版本 13.1.2 及更新版本
    Quartus II 軟體版本 13.1.2 新增了額外的 ATX 調校註冊機。若要重新校準 ATX PLL,您可以使用上述方法,或使用下面詳細說明的方法。

    ATX Tuning Register 位址偏移0x1可在 Quartus II 軟體版本 13.1.2 及更新版本中使用。寫入 ATX Tuning Register 位址偏移0x1將觸發目前 ATX PLL 鎖定狀態的手動重新校準。

    成功 ATX PLL 校準的要求
    在所有版本的 Quartus II 軟體中,對於成功的 ATX PLL 校準,必須滿足下列要求:

    • ATX PLL 參考頻率必須存在、穩定且頻率正確。
    • 收發器重新配置 IP reconfig_mgmt_clk訊號必須呈現、穩定且頻率正確。
    • ATX PLL 不得在重設中或關閉電源。
    • 所有從 ATX PLL 計時出的收發器 PHY 必須在重新校準後重設。

    ATX Tuning Register 位址偏移0x1將新增到未來版本的Altera®收發器 PHY IP 使用者指南 (PDF)。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。