文章 ID: 000077811 內容類型: 產品資訊與文件 最近查看日期: 2014 年 04 月 15 日

當我將兩個 DDR3 硬記憶體控制器從FPGA裝置的上邊緣綁定到底部邊緣時,如何解決核心設定時序違規的問題?

環境

  • Intel® Quartus® II 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當您綁定位於頂部和底部邊緣的兩個 DDR3 硬記憶體控制器 (HMC) 並將 pll_afi_half_clk 用作 MPFE 埠的時鐘時,您可能會在 bonding_in_* 和 bonding_out_* 路徑之間發生核心設置時序衝突。

    雖然 MPFE 頻率最多可以執行硬記憶體控制器頻率的一半,但最大 MPFE 頻率頻率取決於核心結構的效能。從 bonding_out_* 到 bonding_in_* 的路徑通過核心結構進行路由,並且太長,從而導致時序衝突。

    解決方法

    降低 MPFE 頻率以實現時序收斂,並增加 MPFE 埠的資料寬度以保持記憶體介面上的相同頻寬。

    相關產品

    本文章適用於 13 產品

    Arria® V GT FPGA
    Cyclone® V FPGA 與 SoC FPGA
    Cyclone® V E FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Arria® V GX FPGA
    Arria® V FPGA 與 SoC FPGA
    Cyclone® V SE SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。