文章 ID: 000078039 內容類型: 疑難排解 最近查看日期: 2015 年 03 月 20 日

為何使用 Quartus® II 軟體版本 14.1 時,具有外部 PLL 選項的 Soft LVDS RX Intel® FPGA IP在 10 Intel® MAX®裝置中無法正常運作?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 14.1 的已知問題,外部 PLL 模式下的 Soft LVDS RX Intel® FPGA IP可能無法在 10 個裝置Intel® MAX®正確運作。

    這是因為 Intel MAX 10 FPGA 軟 LVDS Intel FPGA IP缺少rx_syncclock和 rx_readclock埠 ,這將導致 rx_out 平行資料顯示卡住資料。

    解決方法

    若要解決這個問題,請將軟 LVDS RX Intel FPGA IP變更為內部 PLL 模式。

    此問題排定在Intel Quartus軟體日後發佈時解決。

    相關產品

    本文章適用於 1 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。