文章 ID: 000078288 內容類型: 產品資訊與文件 最近查看日期: 2012 年 09 月 11 日

如何使用自訂記憶體控制器 (而不是使用整合式Altera高效能記憶體控制器) 來實施 DDR2 SDRAM 或 DDR3 SDRAM UniPHY PHY)?

描述

UniPHY 型的記憶體介面 IP 核心與 PHY 和整合的控制器同時提供。在 Quartus® II 設計軟體版本 10.0 SP1 和較早版本中,沒有 MegaWi生選項可立即化 UniPHY PHY 獨立功能,供自訂控制器使用。然而,您可以按照概述的程式,以自訂記憶體控制器取代Altera高效能記憶體控制器。

  1. 對基於 UniPHY 的記憶體控制器 IP 進行參數化並產生您的變異。
  • 這將產生名為 .v.vhd的頂級 HDL 檔案, 以及一個 命名的子目錄。
  • 最高層級模組會即時顯示_controller_phy模組。此模組位於/ rtl目錄中,進而即時顯示 PHY 和控制器。
    • 控制器模組命名: _alt_ddrx_controller
    • PHY 模組命名: _memphy_top
  • 所產生的針腳和計時限制腳本需要維護設計階層。
  • / rtl/_controller_phy.sv 檔案。
  • 使用自訂控制器模組 替換>_alt_ddrx_controller 模組。
  • 刪除Altera高效能記憶體控制器的埠,並新增自訂控制器的頂級埠。
  • 同樣地,更新 .v.vhd 檔案中頂級模組中的埠名稱。
  • 編譯並模擬設計以確保功能。
  • 請注意,再生 UniPHY 記憶體介面 IP 將清除對 HDL 檔案的所有修改。而您在 MegaWi模組中選擇的參數會儲存在最高層 級的 模組中。因此,每次再生 IP 變異時,都必須重複上述步驟。

相關產品

本文章適用於 4 產品

顯示全部

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。