UniPHY 型的記憶體介面 IP 核心與 PHY 和整合的控制器同時提供。在 Quartus® II 設計軟體版本 10.0 SP1 和較早版本中,沒有 MegaWi生選項可立即化 UniPHY PHY 獨立功能,供自訂控制器使用。然而,您可以按照概述的程式,以自訂記憶體控制器取代Altera高效能記憶體控制器。
- 對基於 UniPHY 的記憶體控制器 IP 進行參數化並產生您的變異。
- 這將產生名為 .v 或 .vhd的頂級 HDL 檔案, 以及一個 命名的子目錄。
- 最高層級模組會即時顯示_controller_phy模組。此模組位於/ rtl目錄中,進而即時顯示 PHY 和控制器。
- 控制器模組命名: _alt_ddrx_controller
- PHY 模組命名: _memphy_top
- 所產生的針腳和計時限制腳本需要維護設計階層。
- 開 啟/ rtl/_controller_phy.sv 檔案。
- 使用自訂控制器模組 替換>_alt_ddrx_controller 模組。
- 刪除Altera高效能記憶體控制器的埠,並新增自訂控制器的頂級埠。
- 同樣地,更新 .v 或 .vhd 檔案中頂級模組中的埠名稱。
- 編譯並模擬設計以確保功能。
- 請注意,再生 UniPHY 記憶體介面 IP 將清除對 HDL 檔案的所有修改。而您在 MegaWi模組中選擇的參數會儲存在最高層 級的 模組中。因此,每次再生 IP 變異時,都必須重複上述步驟。