文章 ID: 000078460 內容類型: 疑難排解 最近查看日期: 2012 年 08 月 13 日

執行「讀取到寫入」交易時,DDR2 高效能控制器在全速率模式下的晶片終止時間是否有已知問題,可能導致直接遵循「讀取」的寫入交易遺失 DQS 邊緣?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    是的,在 Quartus® II 軟體和 IP 版本 8.1 以及早期的 Stratix® III 的 DDR2 SDRAM 高效能 (HP) 記憶體控制器中,DDR2 OCT 有已知問題,Stratix IV GX 和 Stratix IV E 裝置可能導致讀取後的第一個寫入損壞。

    此問題也會影響 DDR2 Altmemphy IP 版本 8.1 和更早版本,當設定為動態終止的完整速率開啟時。

    問題是由於 80 月計時失敗,可能會導致某些低延遲配置中的匯流排爭搶。

    問題表現在直接遵循上一次讀取的寫入交易中,導致寫入 DQS 快閃邊緣遺失。通常會觀察到 6 個 DQS 邊緣,而不是預期的 8 個。

    QuartusII 軟體版本 8.1 可用軟體修補程式,應透過 mysupport 提交支援請求來取得。

    問題已在 Quartus II 軟體和 IP 版本 9.0 中解決。

    相關產品

    本文章適用於 3 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。