文章 ID: 000078813 內容類型: 疑難排解 最近查看日期: 2012 年 07 月 19 日

CPRI IP Core v12.0 自動化協商 VHDL 測試台檔案需要修改

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    執行的 compile_autorate_phy_vhdl.do檔案 Stratix V 裝置的自動交涉 VHDL 測試台 防止測試台編譯的額外線條。

    解決方法

    為了避免此問題,請在 compile_autorate_phy_vhdl.do 檔案中 在您的 CPRI IP 核心安裝中,請注釋或移除下列內容 線:

    vcom -work xcvr_reconfig_cpri ./xcvr_reconfig_cpri_sim/alt_xcvr_reconfig/alt_xcvr_reconfig_cpu.vhd

    vcom -work xcvr_reconfig_cpri ./xcvr_reconfig_cpri_sim/alt_xcvr_reconfig/alt_xcvr_reconfig_cpu_reconfig_cpu_test_bench.vhd

    vcom -work xcvr_reconfig_cpri ./xcvr_reconfig_cpri_sim/alt_xcvr_reconfig/alt_xcvr_reconfig_cpu_reconfig_cpu.vhd

    此問題已修復在 CPRI MegaCore 的 12.0 SP1 版本中 功能。

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。