文章 ID: 000079122 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

ALTPLL Intel® FPGA IP中的 PHASEDONE 與 SCANCLK 之間的關係是什麼?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

PHASEDONE 除流 (低) 是同步的 ,因為 SCANCLK 上升邊緣與 PHASEDONE 阻斷 (高) 與 ALTPLL Intel® FPGA IP中的 SCANCLK 非同步。

解決方法

N/A

相關產品

本文章適用於 13 產品

Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
HardCopy™ III ASIC 裝置
HardCopy™ IV GX ASIC 裝置
HardCopy™ IV E ASIC 裝置

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。