描述
PHASEDONE 除流 (低) 是同步的 ,因為 SCANCLK 上升邊緣與 PHASEDONE 阻斷 (高) 與 ALTPLL Intel® FPGA IP中的 SCANCLK 非同步。
解決方法
N/A
PHASEDONE 除流 (低) 是同步的 ,因為 SCANCLK 上升邊緣與 PHASEDONE 阻斷 (高) 與 ALTPLL Intel® FPGA IP中的 SCANCLK 非同步。
N/A
1
所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。