文章 ID: 000079139 內容類型: 疑難排解 最近查看日期: 2014 年 02 月 28 日

為什麼我的協力廠商 PCI Express BFM 報告 TX EIOS 到電力閒置 (TTX-IDLE-SET-TO-IDLE) 計時違規的錯誤?

環境

  • PCI Express*
  • 模擬
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    將 PCI Express® 的硬 IP Altera® 模擬為協力廠商 BFM 的端點時,可能會在傳送 EIOS 和進入「電力閒置」之間,報告一個模擬錯誤。

    此案例的 Denali BFM 錯誤範例如下:

    *Denali* 錯誤:@42853200 ps:偵測到[cfg_0_0] (TX) [] PL_TTX_IDLE_SET_TO_IDLE [PCISIG]。 [port_0]。TX:傳輸器超過 TTX-IDLE-SET-TO-IDLE (20 Gen1-UI)。

    此問題僅影響模擬,對硬體沒有影響。

    根本原因在於轉接模擬模型類比 PMA 計時不准確。

    解決方法

    修改檔案altera_xcvr_fpll_a10.sv以新增時間範圍,如下所示:

    ifdef ALTERA_RESERVED_QIS_ES

      .pipe12_elec_idle_delay_val(3\'b100),

    endif

     

    3. 儲存並重新相容您的模擬

    相關產品

    本文章適用於 3 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。