將 PCI Express® 的硬 IP Altera® 模擬為協力廠商 BFM 的端點時,可能會在傳送 EIOS 和進入「電力閒置」之間,報告一個模擬錯誤。
此案例的 Denali BFM 錯誤範例如下:
*Denali* 錯誤:@42853200 ps:偵測到[cfg_0_0] (TX) [] PL_TTX_IDLE_SET_TO_IDLE [PCISIG]。 [port_0]。TX:傳輸器超過 TTX-IDLE-SET-TO-IDLE (20 Gen1-UI)。
此問題僅影響模擬,對硬體沒有影響。
根本原因在於轉接模擬模型類比 PMA 計時不准確。
修改檔案altera_xcvr_fpll_a10.sv以新增時間範圍,如下所示:
ifdef ALTERA_RESERVED_QIS_ES
.pipe12_elec_idle_delay_val(3\'b100),
endif
3. 儲存並重新相容您的模擬