文章 ID: 000079779 內容類型: 產品資訊與文件 最近查看日期: 2013 年 04 月 15 日

如何使用 ModelSim-Altera Starter Edition 軟體模擬 VHDL 中的Stratix V 設計?

環境

  • Intel® Quartus® II 訂閱版
  • 模擬
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 ModelSim-Altera Starter Edition 軟體版本 6.6c 和 6.6d 的問題,無法模擬 VHDL 中針對 Stratix® V 裝置的設計。此問題不會影響 ModelSim-Altera Edition 軟體。ModelSim-Altera Starter Edition 的這些版本提供Altera完整設計套件版本 10.1 與 11.0。

    由於此問題,您可能會看到以下錯誤:

    # ALTERA version supports only a single HDL
    # ** Fatal: (vsim-3612) Instantiation of 'stratixv_ds_coef_sel' failed. Unable to check out Verilog simulation license.
    解決方法

    若要解決這個問題,請使用下列選項之一:

    • 使用 Verilog HDL 模擬Stratix V 裝置的設計。
    • 使用 ModelSim-Altera Edition 軟體模擬Stratix V 裝置的設計。

    ModelSim-Altera Starter Edition 軟體版本 10.0c 與 Altera 全設計套件版本 11.1 一開始,此問題已得到解決。

    相關產品

    本文章適用於 4 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。