為什麼啟用 PTP 的多通道 10/25G 變異，以及適用于乙太網路的 E-Tile 硬 IP 的「EHIP1/3」的「PTP 通道放置限制」，Intel® Stratix® 10 FPGA IP 在配接器中發生故障？

由於 Intel® Quartus® Prime Pro Edition Software 版本 19.1.1 和更早版本的問題，啟用了 PTP 的多通道 10/25G 變異，以及針對乙太網路 E-Tile Hard IP 多通道變異的「EHIP1/3」的「PTP 通道放置限制」Intel® Stratix®，10 FPGA IP 在配接器中將失效。

更適合的錯誤將採取下列表單：

錯誤 （15744）：在 atom'av_top|alt_ehipc3_0|alt_ehipc3_hard_inst|EHIP_CORE.c3_ehip_core_inst'

設定必須符合其中一個或多個條件：

（拓撲！= ELANE_1CH_PTP ）或 （拓撲！= ELANE_1CH_PTP）

但以下作業違反上述條件：

拓撲 = ELANE_1CH_PTP

在 atom'av_top|alt_ehipc3_0|alt_ehipc3_hard_inst|SL_NPHY.altera_xcvr_native_inst|alt_ehipc3_nphy_elane|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct3_hssi_ehip_lane」

錯誤（15744）：設定必須符合其中一或多個條件：

（拓撲！= ELANE_1CH_PTP ）或 （拓撲！= ELANE_1CH_PTP）

但以下作業違反上述條件：

拓撲 = ELANE_1CH_PTP

若要解決此問題，請在 GUI 中選擇「EHIP0/2」選項的「PTP 通道放置限制」，並據此變更裝置的插針。