文章 ID: 000080661 內容類型: 錯誤訊息 最近查看日期: 2019 年 06 月 24 日

錯誤(16186):無法詳細說明頂級使用者階層結構:「VHDL 資訊在 pcie_example_design.vhd (1337):返回 vhdl 繼續詳細闡述」

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-ST Intel® Stratix® 10 硬 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於適用于 PCIe* 設計範例 18.1 的 Intel® Stratix® 10 Avalon®-ST 硬 IP 的問題,當「產生 HDL 格式」選項設為 VHDL 時,您可能會觀察到此錯誤。
     

    解決方法

    若要在 Intel® Quartus® Prime Pro Edition 軟體版本 18.1 中解決這個問題,請將「產生 HDL 格式」選項設為 Verilog。此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 19.1 開始修復

    相關產品

    本文章適用於 1 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。