文章 ID: 000080663 內容類型: 產品資訊與文件 最近查看日期: 2023 年 02 月 15 日

如何在 DisplayPort Intel® Arria® 10 FPGA IP 設計範例中停用 EDID?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • DisplayPort*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    延伸顯示器識別資料 (EDID) 包含下沉裝置 (例如,監視器) 資訊,例如支援的視訊解析度和計時標準。

    當 DisplayPort Intel® Arria® 10 FPGA IP 設計範例與 Sink-Source 平行回送的 DisplayPort IP 核心參數編輯器中啟用啟用 GPU 控制選項時,NIOS® II 處理器將啟用「EDID 通路」,從匯槽裝置(例如監視器)接收 EDID,並將其傳遞至原始碼裝置(例如, 繪圖處理器單元)。

    在僅即時安裝 DisplayPort 水槽的應用程式中,FPGA中沒有 DisplayPort 來源可將 EDID 從監視器傳遞到 GPU (繪圖處理器單元)。因此,必須停用 EDID 傳遞,以便 GPU 讀取軟體資料夾中的預設 EDID (altera_4k_edid)。

     

     

    解決方法

    若要停用 EDID 傳遞,請在軟體資料夾中開啟 config.h 檔案,請將DP_SUPPORT_EDID_PASSTHRU參數變更  0,並執行 build_sw.sh 腳本以重建 NIOS® II 軟體。

    軟體/dp_demo資料夾中的NIOS II® 軟體影像(dp_demo.elf) 下載到FPGA。

     

    EDID PassThru 從 Sink 到來源

    #define DP_SUPPORT_EDID_PASSTHRU 0 // 設定為 1,可讓 EDID 從 Sink 傳遞到來源。

    其他 DP 通道將使用預設 EDID。

    僅在同時支援 Tx 和 Rx 時,支援 EDID 才會通過

    相關產品

    本文章適用於 1 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。