文章 ID: 000080756 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 02 日

當將 DDR3 SDRAM 與 Stratix III 或 Stratix IV FPGAs連接時,動態 ODT 和 Dynamic OCT 之間有何不同?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

動態晶粒終止 (ODT)

動態 ODT 是 DDR3 SDRAM 記憶體的新功能,DDR2 SDRAM 記憶體中無法使用。

動態 ODT 為系統提供了更高的靈活性,針對不同的載入條件優化終止值,例如多階設計

針對最佳訊號,一般雙插槽系統在閒置狀態下,模組將終止至低阻抗值 (30 或 40.)。

當在寫入操作期間存取模組時,需要更大的終止阻抗,例如 60。或 120..

動態 ODT 可讓 DRAM 在高或低終止阻抗之間切換,而不會發出模式註冊器設定命令。

動態晶片終止 (OCT)

動態晶片終止 (OCT) 是 Stratix III 和 Stratix® IV FPGA裝置上的一項功能。

Dynamic OCT 提供晶片終止至 FPGA 端的 DDR3 SDRAM 介面針腳,因此無需終止主機板,進而節省主機板空間。

每個 DQ/DQS 群組提供一個動態 OCT 控制。Stratix III 和 Stratix IV 裝置支援在所有 I/O 銀行中,在系列和平行終止之間開啟和關閉動態終止切換,以進行雙向 I/O。

·         動態平行終止
- 僅在雙向 I/O 擔任接收者時才啟用
- 當它做為驅動程式時停用。

·         動態系列終止
- 僅在雙向 I/O 做為驅動程式時才啟用
- 當其擔任接收器時停用。

此功能有助於終止任何高效能雙向路徑,因為訊號完整性會根據資料的方向進行優化。

使用動態 OCT 有助於節省電力,因為裝置終止是內部的,而不是外部的。此外,終止僅在輸入操作期間開啟,因此減少靜電。

 

相關產品

本文章適用於 3 產品

顯示全部

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。