重大問題
由於 Intel® Quartus® Prime Pro Edition 軟體版本 18.0 或更早版本中的問題,當分區放置在一個專案(或開發人員專案)中與 EMIF/PHY Lite/LVDS 介面連續的行時鐘區域中,並使用QDB_FILE_PARTITION分配在另一個專案(或消費者專案)中重複使用時, 您將看到以下內部錯誤:
內部錯誤:子系統:LAB,檔:/quartus/legality/lab/lab_nd_config_creator_module.cpp,行:1006
- 圖中的綠色框定義了一個時鐘磁區。1
- 行時鐘區域是一個半時鐘的磁區寬和一個 LAB 行高,由圖中的紅色虛線框表示。1
- 在消費者專案中,如果重用分區在此區域中有一個放置位置,您可能會看到上述內部錯誤。
若要變通解決此問題,請在開發人員專案中 使用 邏輯鎖定區域 ,以避免將分區放置在與 EMIF/PHY Lite/LVDS 介面連續的行頻率區域中。
- 在開發人員專案中, 使用 邏輯鎖定區域約束 將要匯出的分區的位置限制為遠離 EMIF/PHY Lite/LVDS 介面或 I/O 組的半頻率磁區(限制在突出顯示的黃色區域之外)。在最後階段編譯並匯出分區。
- 在消費者專案中,匯出的分區在重複使用時將保持開發人員專案中定義的位置。
此問題計畫在未來版本的 Intel® Quartus® Prime Pro Edition 軟體中修復。