文章 ID: 000080852 內容類型: 疑難排解 最近查看日期: 2019 年 09 月 24 日

為什麼在 NCSim 或 Xcelium 中針對低延遲 100G 乙太網路 Intel® Stratix® 10 FPGA IP 核心變體的設計範例模擬在選擇「啟用 RS-FEC」或「啟用動態 RS-FEC」選項時失敗?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 低延遲 100G 乙太網路 Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 18.1 及更早版本中的問題,設計範例對低延遲 100G 乙太網路 Intel® Stratix® 10 FPGA IP 核心變體的模擬具有「啟用 RS-FEC」或
    選取的「啟用動態 RS-FEC」選項在 NCSim 或 Xcelium 中失敗。此故障通常採用以下形式:

    *F,NOSNAP:庫中不存在快照「basic_avl_tb_top」。

    解決方法

    若要解決此問題,在 NCSim 或 Xcelium 中生成模擬設計範例時,請勿在 IP 的參數編輯器中選擇啟用 RS-FEC 或啟用動態 RS-FEC選項。

    相關產品

    本文章適用於 1 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。