文章 ID: 000081290 內容類型: 產品資訊與文件 最近查看日期: 2015 年 01 月 05 日

如果我使用FPGA來程式化頻率合成器裝置,我該如何符合 Stratix V 和 Arria V GZ 裝置 ATX PLL 校正要求,即收發器參考頻率必須在裝置配置開始時出現?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

您可以透過程式設計頻率合成器裝置的一次性可程式化 (OTP) 非揮發性記憶體(含預設收發器參考頻率頻率),達到收發器參考頻率在裝置配置開始時必須存在的Stratix® V 和 Arria® V GZ 裝置 ATX PLL 校正要求。

根據頻率樹的設計,參考頻率會在FPGA設定開始時提供,並且可以滿足收發器校準需求。根據您使用的頻率合成器裝置,在FPGA使用者模式(或許是透過 I2C)期間,針對不同頻率的頻率合成器重新程式設計可能仍可能。

頻率合成器裝置所產生的預設收發器參考頻率頻率,必須與FPGA裝置收發器 IP 所預期的預設頻率相符。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。