文章 ID: 000081340 內容類型: 錯誤訊息 最近查看日期: 2012 年 10 月 08 日

關鍵警告：PLL 頻率輸出 <pll instance="" name="">餵食核心的非法輸出頻率為 -0.1 MHz，必須小於 <frequency in="" mhz=""></frequency></pll>

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 ALTPLL 超級功能中使用 PLL 計數器層級時，您可能會看到這個關鍵警告。 PLL 計數器級聯可讓兩個 PLL 輸出計數器級聯，以增加可能的分隔值。 產生的輸出頻率可能會有非常低的頻率。

    由於 Quartus® II 軟體中出現錯誤，此關鍵警告會因錯誤而產生。 您可以安全地忽略此警告。

    解決方法

    透過查看編譯報告的 PLL 使用區段，驗證 PLL 頻率輸出頻率符合您的設計需求。

    這個問題預定在未來版本的 Quartus II 軟體中解決。

    相關產品

    本文章適用於 13 產品

    Arria® II GX FPGA
    HardCopy™ III ASIC 裝置
    HardCopy™ IV E ASIC 裝置
    HardCopy™ IV GX ASIC 裝置
    Stratix® III FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Cyclone® III FPGA
    Cyclone® III LS FPGA
    Cyclone® IV E FPGA
    Cyclone® IV GX FPGA
    Arria® II GZ FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。