文章 ID: 000081549 內容類型: 錯誤訊息 最近查看日期: 2011 年 10 月 12 日

警告:altera_reset_controller.sdc (17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr 無法與針腳搭配

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    Qsys 並未明確警告 OCT 介面 使用 UniPHY 的元件無法在內部連線。

    解決方法

    如果您取消使用 UniPHY 的元件的 OCT 介面, 您必須匯出並從外部連接,才能進行工作設計。

    相關產品

    本文章適用於 1 產品

    Cyclone® IV FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。