文章 ID: 000082145 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為何在模擬在 Quartus II 版本 7.2SP3 中建立的 DDR3 高效能控制器時,在ctl_cal_success訊號高之前,DQ 和 DQS 訊號上沒有活動?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

對於 Quartus® II 軟體和 IP 版本 7.2SP3,在模擬模式中沒有執行校準,因此在ctl_cal_success訊號高開之前,您不會在 DQ abd DQS 訊號上看到任何活動。

未來版本的 Quartus II 軟體與 IP 將新增模擬校準支援。

相關產品

本文章適用於 1 產品

顯示全部

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。