文章 ID: 000082954 內容類型: 疑難排解 最近查看日期: 2018 年 02 月 08 日

為什麼我的 Intel® Stratix® 10 PCIe* 範例設計無法列舉?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-ST Intel® Stratix® 10 硬 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime 軟體版本 17.1 的問題,平臺設計者或 IP 目錄所產生的動態範例設計缺少一些針腳位置作業。因此,這些設計可能無法列舉,可能導致 LTSSM 保持偵測狀態或在偵測和投票狀態之間迴圈。
     

    解決方法

    若要解決此問題,請將test_in訊號指派至虛擬針腳,並將 npor 輸入分配到預設為高 (真實) 狀態的針腳。

    • test_in分配將保留所有已分離的訊號,進而防止 PCIe* IP 進入測試模式。
    • 將 npor 連接到高輸入,將阻止 nor 遭到維護,並將 PCIe* IP 固定在重設中。 在 Intel® Stratix® 10 GX 開發工具組上,您可以將 npor 連接到針腳 B20,這是一個具有拉力的使用者推扣。

    您可以在「作業編輯器」中進行這些作業,或直接編輯 .qsf 檔案以新增這些行:

    set_instance_assignment───VIRTUAL_PIN ON-to hip_ctrl_test_in-實體pcie_example_design

    set_location_assignment PIN_B20───對pcie_rstn_npor

    這個問題預定在未來的 Prime 軟體版本Intel® Quartus®解決。

    相關產品

    本文章適用於 1 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。