文章 ID: 000082955 內容類型: 產品資訊與文件最近查看日期: 2018 年 08 月 30 日

使用低延遲 100G 乙太網路Intel Stratix 10 FPGA IP Core 時，如何成功執行通道交換，例如為 Intel® Stratix® 10 GX FPGA開發工具組的 QSFP 介面執行的交換通道？

環境

錯誤 ID: FB: 489516, 484415, 531520;

FPGA 智慧財產

乙太網路

低延遲 40G 100G 乙太網路

適用於 Arria® 10 和 Stratix® V 的低延遲 40G 乙太網路 Intel® FPGA IP

適用於 Arria® 10 和 Stratix® V 的低延遲 100G 乙太網路 Intel® FPGA IP

BUILT IN - ARTICLE INTRO SECOND COMPONENT

描述

如果您在 PCB 上交換通道以改善訊號路由，並使用 Low Latency 100G 乙太網路Intel® Stratix® 10 FPGA IP Core，請勿也交換Intel Stratix 10 裝置的針腳分配。

反之，請保留原始的 Stratix 10 裝置針腳，並利用 Low Latency 100G 乙太網路 PCS 支援的通道重新排列功能，Intel Stratix 10 FPGA IP 核心。

Low Latency 100G 乙太網路 Intel Stratix 10 FPGA IP Core 支援的通道重新排列功能，可讓使用者在不變更Stratix 10 個裝置插腳的情況下，交換任何實體連線。

在低延遲 100G 乙太網路Intel Stratix 10 FPGA IP Core 中自動發生通道重新排列，不需要額外的註冊設定。

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。查看這個頁面的英文版。