文章 ID: 000082998 內容類型: 疑難排解 最近查看日期: 2013 年 02 月 08 日

Arria V 收發器 Native PHY IP 核心超級功能中的 TX PLL 頻率埠標記錯誤

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    如果您建立Arria V 收發器 Native PHY IP 核心超級功能 在 MegaWi外掛程式管理器中,您啟用外部用途 TX PLL選項將ext_pll_clk埠暴露在外部 傳輸器 (TX) 相鎖迴圈 (PLL), 兩者 tx_pll_refclkext_pll_clk 埠 顯示在區塊圖中,但僅使用ext_pll_clk埠 在 IP 核心中。

    解決方法

    沒有解決方法。

    相關產品

    本文章適用於 1 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。