文章 ID: 000083090 內容類型: 疑難排解 最近查看日期: 2018 年 05 月 10 日

為什麼在啟用 KR4 時,在低延遲 40G 乙太網路Intel® FPGA IP核心中看到違反時間的情況?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 Arria® 10 和 Stratix® V 的低延遲 40G 乙太網路 Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 10 FPGA Intel® Stratix®低延遲 40G 乙太網路Intel® FPGA IP核心的問題,在啟用 KR4 功能時,您可能會看到輕微的阻礙時間違規。

    解決方法

    這個計時問題的暫時性工作可能是執行種子掃描,以便找到更好的計時結果。

    此問題排定在 Intel® Quartus® Prime 軟體的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。