文章 ID: 000083190 內容類型: 疑難排解 最近查看日期: 2015 年 01 月 01 日

為什麼我的 Stratix IV GX 設計未以 2.5V 的 VCCL/T/R=1.2 和 VCCA 編譯?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    Quartus® II 軟體版本 9.1 SP1 和 9.1 SP2 將無法為Stratix® IV GX 設計編譯 VCCA = 2.5V 與 VCCL/R/T=1.2V 的組合。

    若需要 VCCL/T/R=1.2V 才能提高任何收發器的資料速率,裝置兩端的 VCCL/T/R 設定為 1.2V。另外,在 VCCA Auto 模式下,即使 VCCL/T/R 設定為 1.2V,如果該側的資料速率低於 4.25G,VCCA 則設定為 2.5V。若要成功編譯設計,VCCA 需要設定為兩端的 3.0V。

    圖 1:Megawi 用拉下™以選擇 VCCA

    Figure 1

     

     

     

     

    圖 2:如果沒有 VCCA = 3.0,無法編譯的範例設計。

    Figure X

     

    如果該端的資料速率低於 4.25G,則 Stratix IV GX 裝置不需要更高的 VCCA。這是一個軟體問題,將修復在未來版本的 Quartus II 軟體。

    相關產品

    本文章適用於 2 產品

    Stratix® IV FPGA
    Stratix® IV GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。