文章 ID: 000083288 內容類型: 疑難排解 最近查看日期: 2013 年 11 月 20 日

為什麼我的 DDR3 Uniphy *|pll_c2p_write_clk頻率會在特定編譯期間從 TimeQuest 的報告中消失?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    對於 DDR3 UniPHY 型記憶體控制器的特定組態, *|pll_c2p_write_clk 在計時分析期間,頻率報告中可能未列出頻率。當兩個記憶體控制器 PLL 計數器輸出具有相同的設定併合並在一起時,可能會出現此遺漏。在此案例中 *|pll_c2p_write_clk ,頻率會被合併到 *|pll_afi_clk 其中,這也是為什麼在 TimeQuest 報告中不再顯示頻率的原因。

    解決方法 不需要解決方法,因為 PLL 計數器合併是有效的,而原本與 *|pll_c2p_write_clk 時鐘相關的所有計時路徑現在都與 *|pll_afi_clk 頻率相關聯。

    相關產品

    本文章適用於 4 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。