對於 DDR3 UniPHY 型記憶體控制器的特定組態, *|pll_c2p_write_clk
在計時分析期間,頻率報告中可能未列出頻率。當兩個記憶體控制器 PLL 計數器輸出具有相同的設定併合並在一起時,可能會出現此遺漏。在此案例中 *|pll_c2p_write_clk
,頻率會被合併到 *|pll_afi_clk
其中,這也是為什麼在 TimeQuest 報告中不再顯示頻率的原因。
*|pll_c2p_write_clk
時鐘相關的所有計時路徑現在都與 *|pll_afi_clk
頻率相關聯。