文章 ID: 000083560 內容類型: 產品資訊與文件 最近查看日期: 2012 年 09 月 11 日

我該如何在 DDR/DDR2/DDR3 高滲透記憶體控制器設計中,在 Altera 中連接 OCT 水準記憶體針腳 (Rup 和 Rdn)?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

80 月 8 月校準Altera® DDR/DDR2/DDR3 高滲透記憶體控制器可能在電源啟動模式或使用者模式中發生.

如果您的設計使用電源擴充模式 OCT 校正,您應該在設計針腳規劃器中建立這兩個針腳(termination_blk0~_rup_pad與termination_blk0~_rdn_pad),並指派給FPGA上可用的 Rup 和 Rdn 針腳位置。

如果您的設計使用使用者模式 OCT 校正(這允許您在裝置設定後動態控制 OCT 校正),則您的設計應包含 ALTOCT 超級功能,並相應地連接 Rup 和 Rdn 針腳。如需詳細資訊,您可以參閱 Altera 應用程式注 釋 AN465

請參閱Altera網站上的裝置手冊或裝置釘出檔,以瞭解裝置上的 Rup 和 Rdn 針腳定位素。

相關產品

本文章適用於 1 產品

顯示全部

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。