80 月 8 月校準Altera® DDR/DDR2/DDR3 高滲透記憶體控制器可能在電源啟動模式或使用者模式中發生.
如果您的設計使用電源擴充模式 OCT 校正,您應該在設計針腳規劃器中建立這兩個針腳(termination_blk0~_rup_pad與termination_blk0~_rdn_pad),並指派給FPGA上可用的 Rup 和 Rdn 針腳位置。
如果您的設計使用使用者模式 OCT 校正(這允許您在裝置設定後動態控制 OCT 校正),則您的設計應包含 ALTOCT 超級功能,並相應地連接 Rup 和 Rdn 針腳。如需詳細資訊,您可以參閱 Altera 應用程式注 釋 AN465 。
請參閱Altera網站上的裝置手冊或裝置釘出檔,以瞭解裝置上的 Rup 和 Rdn 針腳定位素。