文章 ID: 000084272 內容類型: 疑難排解 最近查看日期: 2014 年 01 月 06 日

為何 ALTECC 解碼器模擬在同位檢查不正確時出現故障?

環境

  • Intel® Quartus® II 訂閱版
  • Intel® FPGA IP 渦輪編碼器/解碼器 IP-TURBO
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Quartus® II 軟體版本 12.1 SP1 和更新版本中,在 ALTECC 解碼器超級功能的輸出上,您可能會看到同位檢查位上的所有單位錯誤的故障。

    解決方法

    若要解決此問題,請在 ALTECC 精靈中設定 1 個頻率週期的輸出延遲,在解碼結果上新增一個管道階段。

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。