文章 ID: 000084290 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

Stratix II 裝置是否可在水準 I/O 針腳上支援差分 HSTL 和差分 SSTL I/O 標準?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

是的。此解決方案說明如何從 Quartus® II 軟體版本 4.2 開始,針對Stratix® II 的偽差分 HSTL 和 SSTL I/O 標準進行設計。

偽差分 HSTL 與 SSTL 有下列標準。每個單端 HSTL 和 SSTL 標準都有對應的差異標準。

差分 1.5-V HSTL 等級 I 與 II
差分 1.8-V HSTL 等級 I 與 II
差分 SSTL-18 級 I 與 II
差分 SSTL-2 級 I 與 II
 

輸入針腳

如需輸入針腳,請使用 Quartus II 軟體中的 LVDS I/O 標準作業來執行差分輸入緩衝區。


輸出針腳

若為輸出針腳,負針腳應在設計檔案中手動倒轉,其 I/O 標準與正針腳相同。使用相同的內部訊號來傳送正輸出針腳,但請記得在送出差分 HSTL 或 SSTL 輸出對的負輸出針腳之前,先倒轉訊號。

相關產品

本文章適用於 1 產品

Stratix® II FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。