文章 ID: 000084325 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

Quartus® II 軟體版本 2.2 SP1 中的 Stratix PLL VCO 限制是否有任何變更?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 是的。根據矽晶特性資料,對 Quartus II 軟體版本 2.2 SP1 中Stratix PLL (所有Stratix裝置的增強 PLL/快速 PLL) 規格進行了下列變更:

在版本 2.2 SP1 之前:

EPLL 和 FPLL 的 VCO 範圍均設定在 300-1000MHz 之間,等待矽晶特性化。

對 Quartus II 軟體版本 2.2 SP1 中的 Stratix PLL 計時進行了下列變更:

適用于增強型 PLL (EPLL):

Quartus II 軟體版本 2.2 SP1 將強制執行 Stratix 裝置系列資料表中所指定的 300-800MHz VCO 範圍,以執行 -5 和 -6 速度等級。-7 速度等級的 VCO 範圍為 300-600 MHz。

適用于快速 PLL (FPLL):

Quartus II 軟體版本 2.2 SP1 將繼續支援 300-1000 MHz VCO 範圍時,FPLL 用於一般用途。VCO 範圍越高,在 Quartus 中選擇乘法與分割因素時,可提供更高的靈活性。當在來源同步模式中使用 FPLL 時,VCO 頻率範圍不會從 300-840 MHz 的資料表規格變更。

Stratix裝置家族的資料表將會更新,以反映 -5、6 和 -7 速度級裝置的新規格。

受影響設計的解決方法:

  1. 由於 Quartus II 軟體版本 2.2 SP1 支援 FPLL 的 300-1000 MHz VCO 範圍,如果可以的話,可透過檢查 ALTPLL 超級精靈第 1 頁上的「使用快速 PLL」核取方塊,將 EPLL 移植到 FPLL。請注意,如果設計需要使用僅在 EPLL 上可用的專用外部頻率輸出,則可能無法實現此目標。

    此外,如果 PLL 使用頻率切換、可程式化頻寬、PLL 重新配置、分佈頻譜等任何 EPLL 特定功能,或在設計中鎖定頻率輸入/輸出針腳,則無法滿足上述功能。

  2. 另一個解決方法是將輸出頻率分成 2 個或更多個 EPL。

    例子:

    Inclk to EPLL = 33.3333 MHz,所需輸出為 66.6666 MHz,100 MHz 與 166.66 MHz。這些輸出頻率的 LCM 為 999.9Mhz,因此無法符合要求。

如需上述組合:

Quartus II 版本 2.2 - 符合輸入/輸出頻率組合。

Quartus II 版本 2.2 SP1 - 無法滿足並可提供輸出頻率頻率,如下所示:

  1. 66.666 MHz,111.11 MHz,166.66 MHz(VCO 在 333 MHz)或
  2. 62.5 MHz,100.00 MHz,166.66 MHz (VCO 在 500 MHz)

在上述範例中,100 MHz 輸出可以移到另一個 EPLL,與輸出 66.66 MHz 和 166.66 MHz 輸出的 EPLL 不同。

相關產品

本文章適用於 1 產品

顯示全部

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。