文章 ID: 000084343 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼在 Quartus® II 軟體中,我從 Synplify 所產生的 Verilog Quartus Mapped (VQM) 檔案中,出現「您看即是什麼」(WYSIWYG) 錯誤:停用 I/O 插入?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果您的黑匣使用特殊輸入/輸出 (I/O) 單元資源(例如雙倍資料速率 (DDR) 或 LVDS,則可能會出現 WYSIWYG 錯誤。使用這些特殊的 I/O 資源時,產生的黑匣應直接驅動針腳,而不是 I/O 原子。 為防止 Synplify 在您的黑匣和針腳之間插入 I/O 原子,請將下列行加入您黑匣的合成指令:「black_box_pad_pin = 埠名稱」。

這樣一來,您便可在全球範圍內停用 I/O 插入 = ,並防止 Synplify 在黑匣和它所驅動的針腳之間插入 I/O 單元。

舉例為例:

module altddio_16_bidir (
datain_h,
datain_l,
inclock,
outclock,
aclr,
oe,
dataout_h,
dataout_l,
padio)/*synthesis syn_black_box black_box_pad_pin = "padio[15:0]"*/;

input [15:0]  datain_h;
input [15:0]  datain_l;
input   inclock;
input   outclock;
input   aclr;
input   oe;
output [15:0]  dataout_h;
output [15:0]  dataout_l;
inout [15:0]  padio;

endmodule

請注意 /*合成 syn_black_box */ 表示要合成此模組為黑匣。

相關產品

本文章適用於 1 產品

顯示全部

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。