文章 ID: 000084349 內容類型: 疑難排解 最近查看日期: 2015 年 04 月 13 日

當您在 FIFO 參數編輯器中啟用選用的重設同步時,應設定與 aclr 相關的復原/移除計時路徑錯誤。

環境

  • Intel® Quartus® II 訂閱版
  • FIFO Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當您使用 Quartus® II 軟體 v12.1sp1 FIFO 參數編輯器產生 DCFIFO 並讓同步電路將 aclr 訊號同步到 rclkwclk 時 ,請檢查選項「將電路加入同步化到'aclr'輸入到'wrclk'/'rdclk'「, 您可能會看到從 aclr 到同步化收銀機的復原和移除計時路徑,這些程式應該會安全地切斷。

    解決方法

    在 sdc 檔案中加入下列 sdc 命令,以手動方式切斷相關計時路徑:

    set_false_path──從 [get_registers <aclr 註冊名>] 到 [get_registers <非同步註冊器名稱>]

    相關產品

    本文章適用於 1 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。