在將 PLL Intel® FPGA IP與特定輸出頻率相移設定進行即時處理時,您可能會遇到此錯誤。
舉例來說,ALTLVDS 介面達 700 Mbps 的達拉速率和 7 的去工具化係數,編譯報告顯示輸出頻率將有 180、257 和 334 度相移。然而,如果您在 PLL Intel® FPGA IP 中輸入這些階段移位設定,參數編輯者將會報告此錯誤。
以「ps」身分輸入相移設定,以取代 PLL Intel® FPGA IP中的度設定。
此問題已在 Quartus® II 軟體版本 13.1 中解決。