文章 ID: 000085752 內容類型: 疑難排解 最近查看日期: 2015 年 08 月 25 日

為什麼在計時分析器中針對Intel® Arria® 10 FPGA外部記憶體介面執行 Report DDR 時,所有角落的計時利潤都相同?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

I/O 計時(包括位址/命令、DQS 吋取、讀取擷取、寫入和寫入調平等)會透過程式、電壓和溫度 (PVT) 進行完整校準。因此,所有型號的利潤都是相同的。計時分析器中的 Report DDR 報告這些經過校準的介面在所有角落都有最壞的情況值。

解決方法

N/A

相關產品

本文章適用於 3 產品

顯示全部

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。