文章 ID: 000086414 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

Stratix II 手冊 v1.1 的設定Stratix II 裝置章節中的圖 7-6 是否正確?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 圖 7-6 在 Stratix II 手冊 v1.1 的設定 Stratix II 裝置 章節中是不正確的。每個 DCLK 週期都會將 1 位元組的資料傳送至FPGA(未使用解壓縮與設計安全性功能)。

相關產品

本文章適用於 1 產品

顯示全部

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。