文章 ID: 000086720 內容類型: 錯誤訊息 最近查看日期: 2019 年 05 月 23 日

警告(332049):在 .sdc 中移轉create_generated_clock:選項 -階段:無效相移

環境

  • Intel® Quartus® Prime Standard Edition 軟體
  • 軟體 LVDS Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Standard Edition 軟體版本 18.1 和更早版本的問題,如果您在 Intel® 計時分析器中使用 write_sdc -展開.sdc 命令,您可能會在更合適的階段看到上面的警告訊息。如果您在設計中有 Intel® Max® 10 軟 LVDS Intel® FPGA IP,就會發生此問題。

    解決方法

    若要解決此問題,請修改 .sdc 的create_generated_clock階段,並附下下列內容:

    從 -階段 -90/1 修改到 -階段 [4 月 -90/1]

    此問題已從 Intel® Quartus® Prime 標準版軟體版本 19.1 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® MAX® 10 FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。