由於 Intel® Quartus® Prime Standard Edition 軟體版本 18.1 和更早版本的問題,如果您在 Intel® 計時分析器中使用 write_sdc -展開.sdc 命令,您可能會在更合適的階段看到上面的警告訊息。如果您在設計中有 Intel® Max® 10 軟 LVDS Intel® FPGA IP,就會發生此問題。
若要解決此問題,請修改 .sdc 的create_generated_clock階段,並附下下列內容:
從 -階段 -90/1 修改到 -階段 [4 月 -90/1]
此問題已從 Intel® Quartus® Prime 標準版軟體版本 19.1 開始修復。