文章 ID: 000086839 內容類型: 疑難排解 最近查看日期: 2019 年 09 月 13 日

嚴重錯誤:Intel® Arria® 10 部裝置使用FAST_INPUT_REGISTER、FAST_OUTPUT_REGISTER或FAST_OUTPUT_ENABLE_REGISTER作業時,0x8區段違規

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime 軟體版本 16.0 及更新版本的問題,當您為您的設計套用FAST_INPUT_REGISTER、FAST_OUTPUT_REGISTER或FAST_OUTPUT_ENABLE_REGISTER作業時,可能會看到此錯誤。原因在於處理derive_pll_clocks限制。

     

    解決方法

    為了避免錯誤,請按照以下步驟操作。

     

    1:評論使用者 SDC 檔案的任何「derive_pll_clocks」限制

    2:執行quartus_fit -計畫

    3:不評論使用者 SDC 檔案的任何「derive_pll_clocks」限制

    4:quartus_sta -s 執行

    4.1:執行project_open

    4.2:執行create_timing_netlist-已規劃快照(或-post_map若採用標準版)

    4.3:read_sdc執行

    4.4 執行 write_sdc -擴充.sdc

    4.5 結束

    5:從步驟 4 編輯 expand.sdc,移除所有set_clock_uncertainly限制

    6:編輯 QSF 檔案,然後用擴充的.sdc 替換原始 SDC。sdc 步驟 5

    7:再次執行quartus_fit

     

    這個問題已修復在 18.1 版的 Intel® Quartus® Prime Pro 版軟體中。

    相關產品

    本文章適用於 1 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。