由於 Intel® Quartus® Prime Pro Edition 軟體版本 19.1 和 Intel® Quartus® Prime 標準版軟體版本 18.1 更新 1 的問題,您可能會發現,平行介面的 PHY Lite Intel® Arria® 10 FPGA IP 所產生的介面頻率、PLL 參考頻率頻率和 VCO 頻率頻率與使用者輸入頻率不同。當您執行 RTL 模擬時,您會發現使用的頻率是使用者輸入頻率,而不是編譯報告中的頻率。
例如,
為了避免 RTL 模擬中的四捨五入錯誤,頻率會四捨五入到最接近的偶數,使每個頻率邊緣在模擬期間對齊。然而,在真正的硬體中,頻率將會是編譯報告中的頻率。