由於 Intel® Quartus® Prime Pro Edition Software 版本 21.3 的問題,在編譯針對 7 個裝置Intel Agilex並包含任何外部記憶體介面Intel Agilex® ® 7 FPGA IP 的設計時,可能會看到這個內部錯誤。
當裝置的指派針腳失效時,就會發生錯誤,因為用於位置分配的 EMIF 子銀行不連續。
為了避免此錯誤,請更正針腳分配,為外部記憶體介面建立有效的裝置,Intel Agilex® 7 FPGA IP。
請參閱FPGA IP 使用者指南Intel Agilex®外部記憶體介面:Intel Agilex FPGA EMIF IP 針腳與資源規劃,為設計建立有效的針腳作業。
此外,您可能會發現下列檔有説明:Agilex EMIF Pin Planner 工具與Agilex EMIF Pin 資訊檔。
此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 21.4 開始修復。