由於 Intel® Quartus® Prime Pro Edition 軟體版本 22.3 存在問題,F-Tile CPRI PHY Intel® FPGA IP設計範例檔cpriphy_ftile_hw.v 的 RTL 代碼存在問題。來自重定釋放Intel® FPGA IP ninit_done的重定模式信號未連接到F-Tile CPRI PHY Intel FPGA IP重定埠。因此,重定信號在硬體運行期間不會生效。
您可以將ninit_done和init_done信號添加到 dut_wrapper 模組下的cpriphy_ftile_hw.v檔中i_reconfig_reset、i_rest_n、i_tx_rst_n和i_rx_rst_n。
.i_reconfig_reset (i_reconfig_reset | ninit_done), //主動高電平
.i_rst_n (i_rst_n[cpriphy_inst] & init_done ),
.i_tx_rst_n (i_tx_rst_n[cpriphy_inst] & init_done ),
.i_rx_rst_n (i_rx_rst_n[cpriphy_inst] & init_done ),
此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 22.4 開始修復。