文章 ID: 000092818 內容類型: 疑難排解 最近查看日期: 2023 年 08 月 29 日

為什麼生成的設計示例中的 F-Tile CPRI PHY Intel® FPGA IP在FPGA配置後沒有正確重置?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 22.3 存在問題,F-Tile CPRI PHY Intel® FPGA IP設計範例檔cpriphy_ftile_hw.v 的 RTL 代碼存在問題。來自重定釋放Intel® FPGA IP ninit_done的重定模式信號未連接到F-Tile CPRI PHY Intel FPGA IP重定埠。因此,重定信號在硬體運行期間不會生效。

    解決方法

    您可以將ninit_doneinit_done信號添加到 dut_wrapper 模組下的cpriphy_ftile_hw.v檔中i_reconfig_reset、i_rest_n、i_tx_rst_n和i_rx_rst_n

    .i_reconfig_reset (i_reconfig_reset | ninit_done), //主動高電平
    .i_rst_n (i_rst_n[cpriphy_inst] & init_done ),
    .i_tx_rst_n (i_tx_rst_n[cpriphy_inst] & init_done ),
    .i_rx_rst_n (i_rx_rst_n[cpriphy_inst] & init_done ),

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 22.4 開始修復。

    相關產品

    本文章適用於 1 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。