文章 ID: 000092820 內容類型: 疑難排解 最近查看日期: 2024 年 05 月 20 日

為什麼在使用PCI Express的可擴充交換器FPGA IP時,在模擬中,CFGRd TLP 目標到上游埠的完成數據值始終為零?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® Prime Pro Edition 軟體版本 22.3 及更早版本存在問題,CFGRd 目標到 swith 上游埠配置空間的完成數據在模擬中始終為零。

    解決方法

    要變通解決此問題,請通過以下步驟手動編輯檔中的記憶體初始化檔 (MIF) 路徑目錄:

    1. 打開 <project_directory>/ip/switch_upstream_port/switch_upstream_port_intel_pcie_sep_ptile_top_0/synth/switch_upstream_port_intel_pcie_sep_ptile_top_0.v。
    2. 改變的。MIF_DIRECTORY具有專案路徑和 MIF 位置的參數,例如:

    .MIF_DIRECTORY (“<project_directory>/ip/switch_upstream_port/ switch_upstream_port_intel_pcie_sep_ptile_top_0/intel_pcie_sep_ptile_top_211/synth/sep/mif”),

    相關產品

    本文章適用於 1 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。