文章 ID: 000093592 內容類型: 錯誤 最近查看日期: 2024 年 01 月 29 日

為什麼 E-Tile JESD204C Intel® FPGA IP 綁定設計範例在硬體連接期間不可靠?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 E-Tile 收發器 PMA 的限制,E-Tile JESD204C Intel® FPGA IP綁定設計範例在鏈接期間間歇性失效。發生故障將導致無法斷言接收器端的同步標頭鎖定 (SH_LOCK) 或擴展多塊鎖定 (EMB_LOCK)。

    此問題是由 E-Tile PMA 限制引起的,當啟用了 E-Tile JESD204C Intel® FPGA IP中 E-Tile 收發器本機 PHY IP 的通道綁定和雙倍寬度傳輸模式設置時,會發生 TX 偏移校正未對齊。

    使用位址 0x9h 的 E-Tile 收發器本機 PHY IP PMA Avalon®記憶體映射介面可以觀察到此問題:

    • cfg_tx_deskew_sts[2](0x9位[4]) 顯示“0”
    • cfg_tx_deskew_sts[1:0](0x9位[3:2]) 顯示不是“11”
    解決方法

    由於 E-Tile 收發器 PMA 的限制,無法再支援綁定模式選項。

    從 Intel® Quartus® Prime Pro Edition 軟體的第 23.3 版開始,僅支援非綁定模式。


    相關產品

    本文章適用於 4 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。