文章 ID: 000094002 內容類型: 疑難排解 最近查看日期: 2023 年 12 月 11 日

為什麼定時視介面上採用固定速率連結 (FRL) 和最小化轉換差分訊號 (TMDS) 模式的 F-Tile HDMI Intel® FPGA IP 設計範例無法運作?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • HDMI*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 22.4 中存在問題,對 SystemPLL IP 的更改導致 rx_tmds_clk 無法切換/保持低位。

    如果沒有此時鐘正常工作,轉換最小化差分訊號 (TMDS) 模式將無法工作。

    解決方法

    對於 Intel® Quartus® Prime Pro Edition 軟體版本 22.4,有一個修補程式可用於修復此問題。

    從以下連結下載安裝補丁 0.04

    此問題計畫在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    顯示全部

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。