當 F-tile PMA/FEC Direct PHY Intel® FPGA IP設定 PMA 介面寬度=10 和 F-tile Interface FIFO=相位補償模式時,您可能會在支援的邏輯生成步驟中看到此錯誤。根據表24。F-tile 架構中的 PMA Direct Mode 支援以及 PMA 和 FEC Direct PHY IP 使用者指南,當 PMA 調製=NRZ,PMA 模式=FGT,計時模式=PMA 時鐘,雙寬/單寬=SW,PMA 介面寬度=10 且 F-tile 介面 FIFO 應為寄存器模式。
由於 Intel® Quartus® Prime Pro Edition 軟體版本 22.4 及更早版本存在問題,因此當您在 F-Tile PMA/FEC Direct PHY Intel FPGA IP中進行此類設定時,不會產生錯誤訊息。
此問題已在 Intel® Quartus® Prime Pro Edition 軟體版本 23.2 中得到解決。