文章 ID: 000095919 內容類型: 疑難排解 最近查看日期: 2023 年 07 月 31 日

在 Windows* 作業系統中將設計從 Intel® Quartus® Prime Pro Edition 軟體版本 23.1 升級至 23.2 版時,為什麼 F-Tile 乙太網路Intel® FPGA Hard IP無法通過 Intel® Quartus® Prime Pro Edition - 支援邏輯生成階段?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 23.2 存在問題,升級包含 F-Tile 乙太網路Intel® FPGA Hard IP(其中設置了「使用源位址插入」GUI 參數)的版本 23.1 設計將導致 Windows* 作業系統中出現「支援邏輯生成」失敗。

    解決方法

    要在 Intel® Quartus® Prime Pro Edition 軟體版本 23.2 軟體中解決此問題,請執行以下步驟:

    1. 在 23.1 專案中,在<乙太網變體 name>/synth/<ethernet_variant_name>.v 檔中找到「bb_f_ehip_mac_txmac_saddr」參數
    2. 在 23.2 專案中,在<乙太網路變體名稱>/synth/<ethernet_variant_name>.v 檔中找到「bb_f_ehip_mac_txmac_saddr」參數
    3. 將 23.1 「bb_f_ehip_mac_txmac_saddr 」 參數的值複製到 23.2 「bb_f_ehip_mac_txmac_saddr」 參數的值中。
    4. 保存 23.2 <乙太網變體名稱>/synth/<ethernet_variant_name>.v 檔
    5. 重新編譯 Intel® Quartus® Prime Pro Edition 軟體版本 23.2 專案

    或者,在 Intel® Quartus® Prime Pro Edition 軟體版本 23.2 中從頭開始生成 F-Tile 乙太網路Intel® FPGA Hard IP的全新版本。

    此問題計畫在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。