文章 ID: 000098817 內容類型: 疑難排解 最近查看日期: 2024 年 05 月 29 日

為什麼 Agilex™ 5 FPGA裝置中的高壓 I/O (HVIO) 輸入針腳卡在高電平?

描述

由於 Quartus® Prime Pro Edition 軟體版本 23.4.0 補丁 009、23.4.1 和 24.1 中的問題,如果設計不包括收髮器和 RCOMP 針腳而 HVIO 針腳配置為輸入或雙向,您可能會發現 HVIO 輸入針腳在 Agilex™ 5 FPGA中卡在高電平。此問題不會影響設備配置過程,設備可以進入使用者模式。

解決方法

對於 Quartus® Prime Pro Edition 軟體版本 24.1,有一個修補程式可用於解決此問題。從下方相應附件下載並安裝補丁 0.15fw。

此問題計劃在未來版本的 Quartus® Prime Pro Edition 軟體中修復。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。