由於 Quartus® Prime Pro Edition 軟體版本 24.3.1 及更早版本存在問題,在使用 Arria® 10 FPGA 裝置且設計中啟用了 EDCRC 檢查時,您可能會看到此錯誤,其中包括以下分配: 為什麼 EDCRC 或 PR 在某些情況下會失敗,而使用放置在 Arria® 10 GX 中 Y59 行的邏輯, SX 和 Cyclone® 10 GX 設備?
此問題將在 Quartus® Prime Pro Edition 軟體的未來版本中修復。
由於 Quartus® Prime Pro Edition 軟體版本 24.3.1 及更早版本存在問題,在使用 Arria® 10 FPGA 裝置且設計中啟用了 EDCRC 檢查時,您可能會看到此錯誤,其中包括以下分配: 為什麼 EDCRC 或 PR 在某些情況下會失敗,而使用放置在 Arria® 10 GX 中 Y59 行的邏輯, SX 和 Cyclone® 10 GX 設備?
此問題將在 Quartus® Prime Pro Edition 軟體的未來版本中修復。
1
所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。