此範例包含根據 HPEC Challenge Benchmark Suite優化的時間領域有限衝動回應 （FIR） 篩選核心。透過使用移位收銀機最大化資料重複使用，FIR 篩選器可在FPGA上有效率地實作。這個範例展示了如何以開放運算語言 （OpenCLTM）有效率地描述 FIR 濾鏡，這是使用滑動視窗的應用程式類別的一部分。此範例中實作的具體運算是 128 吋複雜單精確度浮點時域 FIR 篩選器。
FIR 篩選效能
特徵
- 高效的 1D 滑動視窗緩衝區
- 單一工作專案核心
- 詳細優化指南（請參閱 下載區段）
- 協力廠商效能標竿
下載
設計範例提供 OpenCL 裝置 （.cl） 和主機應用程式的原始碼。若要編譯主機應用程式，Linux* 套件包含一個 Makefile，而 Windows 套件包含 Microsoft Visual Studio 2010 專案。
此範例提供下列下載專案：
此設計的使用受 硬體參考設計授權合約的條款與細則管轄，並受其約束。
軟硬體需求
此設計範例需要下列工具：
- Intel® FPGA軟體 v17.1 或更高版本
- Intel FPGA適用于 OpenCL™ v17.1 或更新版本的 SDK
- 在 Linux：GNU 製造與 gcc 上
- Windows：Microsoft Visual Studio 2010
若要下載 Intel 設計工具，請造訪 OpenCL 下載 頁面。基礎作業系統的需求與 OpenCL Intel FPGA SDK 的要求相同。
OpenCL 和 OpenCL 圖志是 Apple Inc. 的商標，經 Khronos 許可使用。
* 產品以已發佈的 Khronos 規格為基礎，並且已通過 Khronos 符合性測試程式。目前的符合狀態可在 www.khronos.org/conformance找到。